Բեռնվում է…
Analiza topografii ukladow scalonych VLSI pod katem ich produkowalnosci /
Պահպանված է:
| Հիմնական հեղինակ: | |
|---|---|
| Համատեղ հեղինակ: | |
| Ձևաչափ: | Գիրք |
| Լեզու: | Polish |
| Հրապարակվել է: |
Warszawa :
Oficyna wydaw. Politech. warszawskiej,
2009.
|
| Շարք: | Politechnika warszawska
Z. 172 |
| Խորագրեր: | |
| Ցուցիչներ: |
Ավելացրեք ցուցիչ
Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!
|
| LEADER | 00869nam a2200229 a 4500 | ||
|---|---|---|---|
| 001 | 000740943 | ||
| 003 | AM-YeHGA | ||
| 005 | 20210831171339.0 | ||
| 008 | 100607s2009 pl r 000 0 pol d | ||
| 040 | |a AM-YeHGA |c AM-YeHGA | ||
| 041 | 0 | |a pol |b eng | |
| 100 | 1 | |a Pleskacz, Witold A. | |
| 245 | 1 | 0 | |a Analiza topografii ukladow scalonych VLSI pod katem ich produkowalnosci / |c Witold A. Pleskacz. |
| 260 | |a Warszawa : |b Oficyna wydaw. Politech. warszawskiej, |c 2009. | ||
| 300 | |a 119 p. : |b ill. | ||
| 490 | 1 | |a Prace naukowe. Elektronika/ Politech. warszawska |x 0137-2343 |v Z. 172 | |
| 504 | |a Includes bibliogr. references : (p. 107-116) | ||
| 653 | 0 | |a VLSI integrated circuits- Critical area- Test vectors generation | |
| 710 | 2 | |a Politechnika warszawska | |
| 830 | 0 | |a Politechnika warszawska |i Prace naukowe. Elektronika |v Z. 172 | |
| 999 | |c 275722 | ||
| 952 | |o ПИ 1723/172 |p FL0157849 | ||