Analiza topografii ukladow scalonych VLSI pod katem ich produkowalnosci /

Պահպանված է:
Մատենագիտական մանրամասներ
Հիմնական հեղինակ: Pleskacz, Witold A.
Համատեղ հեղինակ: Politechnika warszawska
Ձևաչափ: Գիրք
Լեզու:Polish
Հրապարակվել է: Warszawa : Oficyna wydaw. Politech. warszawskiej, 2009.
Շարք:Politechnika warszawska Z. 172
Խորագրեր:
VLSI integrated circuits- Critical area- Test vectors generation
Ցուցիչներ: Ավելացրեք ցուցիչ
Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!
Նկարագրություն
Ֆիզիկական նկարագրություն:119 p. : ill.
Մատենագիտություն:Includes bibliogr. references : (p. 107-116)
ISSN:0137-2343

Նմանատիպ նյութեր